Perancangan Dan Implementasi Turbo Encoder Pada Lte Berbasis FPGA

Abstract

Teknik  pengkodean  kanal  merupakan  salah  satu  cara  meningkatkan  Quality  of  Service  (  QoS  )  dengan mengkodekan informasi yang dikirimkan, sehingga dapat mengurangi tingkat kesalahan informasi yang diterima di penerima. Pada transmisi jumlah data yang besar, teknik pengkodean kanal yang mendekati sempurna ( mendekati teorema Shannon limit ), selain Low Density Parity Code (LDPC) adalah turbo code. Berdasarkan penelitian sebelumnya, turbo code dirancang dengan code rate 1/3  tanpa memenuhi proses Transport Channel (TrCHs) sesuai standar 3rd Generation Partnership Project ( 3GPP ). Pada tugas akhir ini dilakukan perancangan prototype Turbo Encoder yang digunakan pada Transport Channel (TrCHs ) pada teknologi 3rd Generation Partnership Project Long Term Evolution ( 3GPP LTE ) menggunakan bahasa pengkodean VHSIC Hardware Description Language ( VHDL ). Model Turbo Encoder yang dirancang dan diimplementasikan memiliki 40 bit input (input ditentukan dengan minimum code block = Z) yang sudah dijumlahkan dengan bit Cyclic Redudancy Check (CRC ) yang akan diproses pada dua bagian Recursive Systematical Convolutional (RSC) dengan code rate  1/3   dan  menggunakan interleaver berjenis Quadratic Permutation Polynomial (  QPP  ). Kemudian digabungkan dengan blok rate matching yang terdiri dari sub- block interleaver, bit collection, serta blok bit selection and pruning. Kemudian desain tersebut diimplementasikan pada board Field Programmable Gate Array ( FPGA ). Hasil implementasi menunjukkan menunjukkan bahwa perancangan prototype Turbo Encoder dapat dilakukan pada board FPGA. Hasil sintesis mengenai penggunaan resource pada FPGA untuk Turbo Encoder adalah slice registers   1 % , slice LUTs 2%, occupied slices 6%, bonded IOBs 25%, BUFG/BUFGMUXs 43%, MUXCYs 1%, RAMB16BWERs 5%, RAMB8BWERs 1%, fully used LUT-FF pairs 39%, dan BSCANs 25%. Kata kunci : Turbo Code, LTE, 3GPP, FPGA, VHDL